FET, JFET ve MOSFET Nedir? Transfer Eğrisi, Eşik Gerilimi ve DC Kutuplama

Hikâye: BJT'den 22 yıl önce patenti alınmış transistör#

Alan etkili transistörün fikri aslında BJT'den eskidir. 1925'te Julius Lilienfeld, bir yarı iletken tabakanın iletkenliğini üstüne konan bir metal plakanın elektrik alanıyla değiştirmenin patentini aldı. Fikir doğruydu ama dönemin malzemesi kirliydi: yüzeydeki tuzaklar alanı yutuyordu, çalışan bir örnek yapılamadı. Bell Labs ekibi 1947'de aslında bunu yapmaya çalışırken, başarısız denemelerin arasından nokta temaslı transistörü buldu.

Fikir: bir hortumu yandan sıkmak#

BJT'de akımı taban akımı kontrol ediyordu. FET'te ise iki uç (savak D ve kaynak S) arasında bir kanal vardır ve üçüncü uç (kapı G) bu kanalın genişliğini bir elektrik alanı ile değiştirir. Kapıdan akım akmaz, yalnızca gerilim uygulanır. Bahçe hortumunu düşün: suyu hortumu yandan sıkarak kısarsın, hortuma su eklemezsin.

	N-JFET	N-E-MOSFET (zenginleştirmeli)	N-D-MOSFET (fakirleştirmeli)
Kapı	pn eklemi (ters kutuplu)	oksitle yalıtılmış	oksitle yalıtılmış
VGS = 0 iken	tam açık (IDSS)	kapalı	kısmen açık (IDSS)
Kapatmak için	VGS ≤ VP (eksi)	VGS < VTN (artı, 1–4 V)	VGS < VTN (eksi)
VGS'nin izinli aralığı	VP … 0	± 20 V (oksit sınırı)	± 20 V
Doyum akımı	IDSS·(1 − VGS/VP)2	Kn·(VGS − VTN)2	Kn·(VGS − VTN)2
Tipik kullanım	düşük gürültülü ön yükselteç, akım kaynağı	anahtar, güç, tüm dijital yongalar	normalde açık anahtar, başlatma devresi

Üç bölge: kesim, triyot ve doyum#

FET'in de BJT gibi üç bölgesi var, ama isimleri ters çevrilmiş gibi durur ve bu öğrencilerin en sık takıldığı yerdir. MOSFET'te "doyum", akımın VDS'ye artık bağlı olmadığı bölgedir, yani BJT'nin aktif bölgesinin karşılığıdır. Yükselteç burada çalışır.

Neden kısılınca akım sabitlenir? Savak gerilimi yükseldikçe kanalın savak ucundaki gerilim farkı (VGD) eşiğin altına iner ve kanal o uçta incelip kapanır. Elektronlar kısılma noktasına kadar kanalda akar, sonra güçlü alanla savağa fırlatılır. VDS'yi daha da artırmak kısılma noktasını biraz kaydırır ama akımı neredeyse değiştirmez. Bu "neredeyse" kısmı, BJT'deki Early etkisinin karşılığı olan kanal boyu modülasyonudur (λ).

JFET: Shockley denklemi#

FET kutuplama: grafik ile cebir aynı noktada buluşur#

BJT'de IB'yi bulup β ile çarpıyorduk. FET'te kapı akımı sıfır olduğu için kapı tarafı tek başına bir gerilim denklemi verir: VGS = VG − ID·RS. Bu, ID–VGS düzleminde bir doğrudur (kutuplama doğrusu). Cihazın kendisi ise bir parabol çizer (transfer eğrisi). Q noktası ikisinin kesişimidir. Cebirde bu, ikinci dereceden bir denklem demek.

Örnek 1: JFET sabit kutuplama

Ders notlarımdan: VDD = 18 V, RD = 2 kΩ, VGG = −2 V, IDSS = 8 mA, VP = −4 V. Kapı akımı sıfır, RG üstünde düşüm yok, VGS = VGG = −2 V. ID = 8 mA × (1 − 0,5)² = 2 mA. VD = 18 − 2 mA × 2 kΩ = 14 V. Kontrol: VDS = 14 V ≥ VGS − VP = 2 V, doyumdasın. Kolay, ama ID tamamen IDSS ve VP'ye bağlı; parça değişince akım da değişir.

Örnek 2: JFET öz kutuplama

Kapıyı bir RG ile toprağa bağla, kaynağa bir RS koy. Kapı 0 V'ta, kaynak ID·RS kadar yukarıda: VGS = −ID·RS kendiliğinden eksi olur, ikinci bir besleme gerekmez. VDD = 12 V, RD = 2,2 kΩ, RS = 1,6 kΩ, IDSS = 6 mA, VP = −6 V:

Örnek 3: E-MOSFET gerilim bölücü

Zenginleştirmeli MOSFET'i öz kutuplamayla açamazsın: VGS = −ID·RS hep eksidir, kanal hiç oluşmaz. Kapıya pozitif bir gerilim lazım, en kolayı bölücü. Neamen tarzı klasik bir örnek: VDD = 5 V, R1 = 30 kΩ, R2 = 20 kΩ, RD = 20 kΩ, VTN = 1 V, Kn = 0,1 mA/V². VG = 5 × 20/50 = 2 V = VGS (RS yok). ID = 0,1 × (2 − 1)² = 0,1 mA, VDS = 5 − 0,1 mA × 20 kΩ = 3 V ≥ 1 V: doyum.

Örnek 4: D-MOSFET öz kutuplama

Ders notlarımdaki fakirleştirmeli MOSFET: Kn = 100 µA/V², VTN = −3 V, RS = 20 kΩ, kapı toprakta. VGS = −20 kΩ·ID ve ID = 0,1 mA·(VGS + 3)². Çözüm VGS = −2 V, ID = 0,1 mA (diğer kök −4,5 V, VTN'nin altında, sahte). D-MOSFET bu yüzden JFET gibi öz kutuplanabilir.

FET kutuplama tezgâhı

CANLI SİMÜLATÖR

FET türünü ve kutuplama yöntemini seç. Mavi parabol cihazın transfer eğrisi, turuncu doğru dış devrenin izin verdikleri; Q noktası kesişimde. Triyot bölgeye düşersen rozet uyarır.

Bu simülatör JavaScript ile çalışır; tarayıcında JavaScript kapalı görünüyor.

Kısa bir bakış: FET yükselteç olarak#

Q noktası doyumda kurulduktan sonra kapıya küçük bir sinyal eklersen, ID parabolün o noktadaki eğimi kadar değişir. Bu eğim geçiş iletkenliğidir (transconductance):

Örnek 3'teki MOSFET için gm = 2 × 0,1 mA/V² × 1 V = 0,2 mA/V; ortak kaynak kazancı −0,2 mS × 20 kΩ = −4. Aynı akımdaki bir BJT'nin gm'i IC/VT = 0,1 mA / 26 mV = 3,8 mA/V, yani 19 kat daha fazladır. FET'in avantajı kazanç değil, sonsuz giriş direncidir: kapı DC'de akım çekmez. Mikrofon, pH elektrodu, piezo gibi yüksek empedanslı kaynakların ilk katında bu yüzden FET bulunur. BJT yükselteç yapılarının ayrıntısı ortak emetörlü yükselteç yazısında.

Güç MOSFET'lerinde kapının "sıfır akım" olması yalnızca DC için doğrudur: anahtarlarken o kapı kapasitesi her seferinde şarj edilmeli. Bu konuyu güç MOSFET'i ve kapı sürücü yazısında açıyorum.

Sık sorulan sorular#

Bu sayfada cevabını bulabileceğin aramalar#

İnsanlar bu konuyu genelde şu kelimelerle arıyor; hepsinin cevabı yukarıdaki yazıda ve simülatörde var:

Kaynaklar ve ileri okuma#

Bu yazıyı yazarken ve ders çalışırken baktığım kaynaklar. Bölüm numaraları baskıya göre değiştiği için konu adıyla ararsın.

• Microelectronics: Circuit Analysis and Design Donald A. Neamen"The Field-Effect Transistor" bölümü: MOSFET yapısı, Kn, VTN, DC analiz ve JFET. Kn gösterimi bu kitaptan.
• Electronic Devices and Circuit Theory Robert L. Boylestad, Louis Nashelsky"FET Biasing" bölümü: sabit, öz ve bölücü kutuplamanın grafik çözümü, Shockley denklemi.
• Microelectronic Circuits Adel S. Sedra, Kenneth C. SmithMOSFET fiziği, kanal boyu modülasyonu ve küçük sinyal modeli.
• EEE311 ders notlarım: JFET ve MOSFET DC analizJFET sabit (18 V) ve öz kutuplama (12 V, 2,2k/1,6k) ile D-MOSFET (RS 20k) örnekleri buradan.
• 2N5457 / J201 JFET datasheet onsemiIDSS ve VP'nin üretimdeki geniş dağılımı.